

第 13 章 门电路和组合逻辑电路

13.1 基本门电路及其组合

13.4 组合逻辑电路的分析与设计

13.5 加法器

13.6 编码器


13.7 译码器和数字显示

电子电路中的信号分为两大类：

一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路称为模拟电路。



(a)



(b)

另一类称为数字信号，它是指时间上和数值上的变化都是不连续的，如图(b)中的信号，处理数字信号的电路称为数字电路。

13.1 基本门电路及其组合

门电路：实现逻辑关系的电子电路。

逻辑规定：用高、低电平代表逻辑1、逻辑0。

正逻辑

- 高电平：
- 低电平：

典型值

3.6 V

0.3 V


变化范围

2.4~5 V (输出)

0 ~ 0.4 V (输出)

负逻辑

- 高电平：0
- 低电平：1



• 13.1 基本门电路及其组合

常用数制

十进制：以十为基数的计数体制

表示数的十个数码：0、1、2、3、4、5、6、7、8、9

位权： 10^n 遵循逢十进一的规律

$$157 = 1 \times 10^2 + 5 \times 10^1 + 7 \times 10^0$$

二进制：以二为基数的计数体制

表示数的2个数码：0、1

位权： 2^n 遵循逢二进一的规律

$$(1001)_B = 1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 9_D$$



二进制与十进制间的转换

• 13.1 基本门电路及其组合

二-十进制 (BCD码)

用二进制码表示的十进制数：0~9十个状态，用四位二进制码表示一位十进制数


<i>BCD 码</i>				十进制数
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

13.1 基本门电路及其组合


门电路：实现逻辑关系的电子电路。

常见门电路：**与门**、**或门**、**非门**、**与非门**、**异或门**、**或非门**、**与或非门**等。

电路实现：利用**开关元件**的**开关特性**实现上述逻辑。




13.1 基本门电路及其组合

	符号	接通	断开
二极管		状态：PN结导通 条件： $V_{\text{阳}} > V_{\text{阴}}$ 表现：电阻 ≈ 0 $U_D = 0.7\text{V}/0.3\text{V}$	状态：PN结截止 条件： $V_{\text{阳}} \leq V_{\text{阴}}$ 表现：电阻很大 $I_D \approx 0$
三极管		状态：饱和区 条件：发射结、集电结均正偏 表现： $U_{\text{CES}} \approx 0.3\text{V}$	状态：截止区 条件：发射结、集电结均反偏 表现：C、E间电阻很大，近似断开


13.1 基本门电路及其组合

13.1.1 逻辑门电路的基本概念




见“0”得“0”
全“1”得“1”

$$F = A \cdot B$$



见“1”得“1”
全“0”得“0”

$$F = A + B$$



见“0”得“1”
见“1”得“0”

$$F = \bar{A}$$


A	B	F
低	低	低
低	高	低
高	低	低
高	高	高

A	B	F
低	低	低
低	高	高
高	低	高
高	高	高

A	F
低	高
高	低

13.1 基本门电路及其组合

13.1.2 分立元件基本逻辑门电路



A	B	F
低	低	低
低	高	低
高	低	低
高	高	高

$12V > 0V$
 $12V > 3V$

比较二极管
两端电位，
判断二极管
可否导通

D_A 抢先导通
 $V_F = 0.3V$

假设某二极
管抢先导通，
推测 F 点电
位


D_B 截止

判断另一个
二极管是否
导通，是否
会影响结果

$V_F = 0.3V$


0V

3V




13.1 基本门电路及其组合

13.1.2 分立元件基本逻辑门电路




A	B	F
低	低	低
低	高	高
高	低	高
高	高	高




13.1 基本门电路及其组合


13.1.2 分立元件基本逻辑门电路



A	F
低 高	高 低






例：根据输入波形画出输出波形



有“1”出“1”，全“0”出“0”

13.1 基本门电路及其组合

13.1.3 基本逻辑门电路的组合






A	B	F
0	0	0
0	1	0
1	0	0
1	1	1

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1


A	F
0	1
1	0

13.1 基本门电路及其组合

13.1.3 基本逻辑门电路的组合





$$F = \overline{A \cdot B}$$



采用类似的方法还可以构成或非门、异或门等。

“或非” 门电路




逻辑状态表

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0


逻辑表达式: $Y = \overline{A + B}$

有 “1” 出 “0”
全 “0” 出 “1”

“与或非” 门电路



(a) 与或非门的构成




(b) 逻辑符号


$$F = \overline{AB + CD}$$

常见逻辑函数门的图形符号和运算式


三个基本门的图形符号和运算式



$$F = A \cdot B$$




$$F = A + B$$




$$F = \overline{A}$$


常用复合逻辑的图形符号和运算式



$$F = \overline{A \cdot B}$$



$$F = \overline{A + B}$$



$$F = A \oplus B$$

分立元件 门电路

注：目前分立元件电路已被集成电路（TTL门电路、MOS门电路等）所替代。

数字集成电路：

在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。

1. 体积小、可靠性高。
2. 使用时接：电源、输入和输出。
3. 速度快、而且价格便宜。

13.4 组合逻辑电路的分析与设计

• 13.4.1、逻辑代数

逻辑电路：研究电路输入输出之间的逻辑关系。
(数字电路)

逻辑代数：用于表示逻辑关系的数学工具。
(布尔代数)

逻辑值

逻辑 "0"

逻辑 "1"

0和1表示两个对立的逻辑状态。

电位的低高（0表示低电位，1表示高电位）、开关的开合等。

逻辑变量

用于表示逻辑关系的变量

A 为原变量

$\overline{A}$ 为反变量

13.4 组合逻辑电路的分析与设计

13.4.1、逻辑代数

自等律 (1) $A + 0 = A$ (2) $A \cdot 1 = A$

0-1律 (3) $A + 1 = 1$ (4) $A \cdot 0 = 0$

重叠律 (5) $A + A = A$ (6) $A \cdot A = A$

互补律 (7) $A + \bar{A} = 1$ (8) $A \cdot \bar{A} = 0$

还原律 (9) $\overline{\bar{A}} = A$

13.4.1、逻辑代数

交换律 (10) $A + B = B + A$ (11) $A \cdot B = B \cdot A$

结合律 (12) $(A + B) + C = A + (B + C)$

(13) $(A \cdot B) \cdot C = A \cdot (B \cdot C)$

(14) $A \cdot (B + C) = A \cdot B + A \cdot C$

分配律

(15) $A + (B \cdot C) = (A + B) \cdot (A + C)$

普通代数
不适用!

证: $(A + B) \cdot (A + C)$

$= A \cdot A + A \cdot C + B \cdot A + B \cdot C$ $A \cdot A = A$

$= A + A(C + B) + BC$

$= A(1 + C + B) + BC$ $A + 1 = 1$

$= A + BC$

吸收律

$$\left. \begin{array}{l} (16) A+AB = A \\ (17) A(A+B) = A \end{array} \right\} \text{对偶式}$$

$$(18) AB + A\bar{B} = A$$

$$(19) A + \bar{A}B = A + B$$

证明:

(方法一)

$$\frac{A + (B \cdot C)}{(A + B) \cdot (A + C)}$$

$$A + (\bar{A} \cdot B)$$

$$= (A + \bar{A}) \cdot (A + B)$$

$$= A + B$$

(方法二)

$$A = A + AB$$

$$A + \bar{A}B$$

$$= A + AB + \bar{A}B$$

$$= A + B(A + \bar{A})$$

$$= A + B$$

吸收律

$$\left. \begin{array}{l} (16) \quad A+AB = A \\ (17) \quad A(A+B) = A \end{array} \right\} \text{对偶式}$$

$$(18) \quad AB + A\bar{B} = A$$

$$(19) \quad A + \bar{A}B = A + B$$

$$(20) \quad (A + B)(A + C) = A + BC ;$$

$$(21) \quad AB + \bar{A}C + BC = AB + \bar{A}C \quad (*)$$

公式 (*) 也称为冗余律:

在两个乘积项中, 若有一个变量是互反的, 则这两个乘积项中的其它变量组成的乘积项就是多余的, 可以消去。

$$\begin{aligned} \text{证: 左边} &= AB + \bar{A}C + (A + \bar{A})BC \\ &= AB + \bar{A}C + ABC + \bar{A}BC \\ &= AB(1 + C) + \bar{A}C(1 + B) \\ &= AB + \bar{A}C = \text{右边} \end{aligned}$$

反演律 (22) $\overline{A + B} = \overline{A} \cdot \overline{B}$ } 很重要
 (23) $\overline{A \cdot B} = \overline{A} + \overline{B}$ }


列状态表证明：

A	B	$\overline{A}$	$\overline{B}$	$\overline{A + B}$	$\overline{A \cdot B}$	$\overline{A \cdot B}$	$\overline{A} + \overline{B}$
0	0	1	1	1	1	1	1
0	1	1	0	0	0	1	1
1	0	0	1	0	0	1	1
1	1	0	0	0	0	0	0

逻辑函数的表示方法

表示方法 { 逻辑状态表/卡诺图
逻辑式
逻辑图

例如:



如何表示这一逻辑关系?


①逻辑状态表

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1


②逻辑式

$$Y = A \bullet B$$

③逻辑图



④ 时序图



例：某处有一路灯，
在A、B、C三地有开
关，均可独立控制。

控制规则：

任意闭合一个开关，灯亮；
任意闭合两个开关，灯灭；
三个开关同时闭合，灯亮。

设A、B、C代表三个开关（输入
变量）；Y代表灯（输出变量）。

1. 列逻辑状态表

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

控制规则：

任意闭合一个开关，灯亮；
任意闭合两个开关，灯灭；
三个开关同时闭合，灯亮。

2. 逻辑式


$$Y = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$$

<i>A</i>	<i>B</i>	<i>C</i>	<i>Y</i>
0	0	0	0
0	0	1	1→
0	1	0	1→
0	1	1	0
1	0	0	1→
1	0	1	0
1	1	0	0
1	1	1	1→

各组合之间
是“或”关系

反之，也可由逻辑式列出状态表。

3. 逻辑图 $Y = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$






逻辑函数的变换和化简

化简原因：由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；

化简优点：经过简化，可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路的可靠性。

例：用不同的门电路实现相同的逻辑功能

$$F = \bar{A}B + AC + BC = \bar{A}B + AC = \overline{\overline{\bar{A}B} \overline{AC}}$$



逻辑函数的变换和化简

化简原因：由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；

化简优点：经过简化，可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路的可靠性。

化简方法：

公式法

卡诺图法

利用逻辑代数变换。

		CD			
		00	01	11	10
AB	00	1	0	1	1
	01	0	1	1	0
	11	0	1	1	0
	10	1	0	1	1

二、逻辑函数的公式化简法

(1) 并项法

例1：化简 $Y = ABC + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C}$

$$\begin{aligned} &= AC(B + \bar{B}) + A\bar{C}(B + \bar{B}) \\ &= AC + A\bar{C} = A \end{aligned}$$

(2) 配项法

例2：化简 $Y = AB + \bar{A}\bar{C} + B\bar{C}$

$$\begin{aligned} &= AB + \bar{A}\bar{C} + B\bar{C}(A + \bar{A}) \\ &= \underline{AB} + \underline{AB\bar{C}} + \underline{\bar{A}\bar{C}} + \underline{\bar{A}B\bar{C}} \\ &= AB + \bar{A}\bar{C} \end{aligned}$$

(3) 加项法

例3: 化简 $Y = ABC + \bar{A}BC + A\bar{B}C$

$$= \textcircled{ABC} + \textcircled{\bar{A}BC} + \textcircled{A\bar{B}C} + \textcircled{ABC}$$

$$= BC + AC$$

(4) 吸收法

例4: 化简 $Y = A\bar{B} + AC + B\bar{C}$

$$= A(\bar{B} + C) + B\bar{C} \quad \overline{AB} = \bar{A} + \bar{B}$$

$$= A \cdot \textcircled{\bar{B}C} + B\bar{C} \quad A + \bar{A}B = A + B$$

吸收 $= A + B\bar{C}$

二、逻辑函数的公式化简法

1) 吸收法：利用公式：

$A+AB=A$ 消去AB项。

$$F = (\overline{\overline{AB}} + C)ABD + AD$$

2) 并项法：运用公式：

$$AB + A\overline{B} = A$$

两项 合并将成一项，并
消去一个变量。

$$F_1 = \overline{\overline{ABCD}} + A\overline{B}CD$$

$$F_2 = \overline{A}B\overline{C} + A\overline{C} + \overline{B}C$$

3) 消项法：利用公式：

$$AB + \overline{A}C + BC = AB + \overline{A}C$$

消去BC项。

$$F = AC + \overline{A}\overline{B} + \overline{B} + \overline{C}$$

例：化简

$$Y = ABC + \underline{ABD} + \overline{A}B\overline{C} + CD + \underline{B\overline{D}}$$

$$= ABC + \overline{A}B\overline{C} + CD + B(A\overline{D} + \overline{D})$$

$$= \underline{ABC} + \overline{A}B\overline{C} + CD + \underline{AB} + B\overline{D}$$

吸收

吸收

$$= \underline{AB} + \underline{\overline{A}B\overline{C}} + CD + B\overline{D}$$

吸收

$$= AB + \underline{B\overline{C}} + CD + \underline{B\overline{D}}$$

$$= AB + CD + B(\overline{C} + \overline{D})$$

$$= AB + \underline{CD} + \underline{B\overline{CD}}$$

吸收

$$= AB + CD + B = \mathbf{B + CD}$$

13.4 组合逻辑电路的分析与设计

13.4.2 组合逻辑电路的分析

组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。




组合逻辑电路框图

13.4 组合逻辑电路的分析与设计


13.4.2、组合逻辑电路的分析



分析步骤:



例 1: 分析下图的逻辑功能



(1) 写出逻辑表达式

$$Y = \overline{Y_2 Y_3} = \overline{A \cdot A \cdot B \cdot B \cdot A \cdot B}$$

(2) 应用逻辑代数化简

$$Y = \overline{\overline{A} \cdot \overline{AB} \cdot B \cdot \overline{AB}}$$

$$= \overline{\overline{A} \cdot \overline{AB}} + \overline{B \cdot \overline{AB}}$$

$$= A \cdot \overline{\overline{AB}} + B \cdot \overline{\overline{AB}}$$

$$= A \cdot (\overline{A} + \overline{B}) + B \cdot (\overline{A} + \overline{B})$$

$$= A\overline{B} + \overline{A}B$$

反演律

反演律


(3) 列逻辑状态表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

$$Y = A\bar{B} + \bar{A}B$$

$$= A \oplus B$$

逻辑式




逻辑符号

(4) 分析逻辑功能

输入相同输出为“0”，输入相异输出为“1”，
称为“异或”逻辑关系。这种电路称“异或”门。

例 2：分析下图的逻辑功能




(1) 写出逻辑式 $Y = \overline{\overline{A \cdot B}} \cdot \overline{\overline{A \cdot B}} = \overline{A \cdot B} + \overline{\overline{A \cdot B}}$

(2) 列逻辑状态表

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

$$Y = AB + \overline{A}\overline{B}$$
$$= \overline{A \oplus B} = A \odot B$$

逻辑式




逻辑符号

(3) 分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。

例3：分析下图的逻辑功能



逻辑式: $Y = \overline{\overline{AC}} \cdot \overline{\overline{BC}} = AC + B\overline{C}$

设: $C=1$

$Y=A$


设: $C=0$

$Y=B$

例3：分析下图的逻辑功能

设：C=1


Y=A



例 3: 分析下图的逻辑功能

设: $C=0$

$Y=B$



选通电路

13.4 组合逻辑电路的分析与设计

13.4.3 组合逻辑电路的设计

根据逻辑功能要求

设计

逻辑电路

步骤如下：

1.列状态
表



2.写逻辑
式



3.化简



4.画逻辑
图

- 确定输入变量、输出变量；
- 分析题意，列出真值表；

- 由真值表写出逻辑表达式

- 简化和变换逻辑表达式

- 画出逻辑图

【例1】：设计一个三变量奇偶检验器。

要求：当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。

(1) 列逻辑状态表

A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


(2) 写出逻辑表达式

$$Y = \bar{A} \bar{B} C + \bar{A} B \bar{C} + A \bar{B} \bar{C} + A B C$$

该函数不可化简。

		BC			
		00	01	11	10
A	0	0	1	0	1
	1	1	0	1	0


(3). 逻辑图 $Y = \overline{A}\overline{B}C + \overline{A}B\overline{C} + A\overline{B}\overline{C} + ABC$



例1'： 能否仅用“与非”门实现上述电路。

$$\begin{aligned} (3) \quad Y &= \overline{\overline{A} \overline{B} C} + \overline{\overline{A} B \overline{C}} + \overline{A \overline{B} \overline{C}} + \overline{A B C} \\ &= \overline{\overline{A} \overline{B} C} \cdot \overline{\overline{A} B \overline{C}} \cdot \overline{A \overline{B} \overline{C}} \cdot \overline{A B C} \end{aligned}$$


(4) 逻辑图



用“与非”门构成基本门电路


(1) 构成“与”门

$$Y = AB = \overline{\overline{AB}}$$




(2) 构成“或”门

$$Y = A + B = \overline{\overline{A + B}} = \overline{\overline{A} \cdot \overline{B}}$$




(3) 构成“非”门

$$Y = \overline{A}$$



(4) 构成“或非”门

$$Y = \overline{A + B} = \overline{A} \overline{B} = \overline{\overline{\overline{A} \overline{B}}}$$




例 2: 某电路状态表如下所示，试画出逻辑图并分析其逻辑功能。

状态表

<i>A</i>	<i>B</i>	<i>C</i>	<i>S</i>
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C = AB$$



例 2: 某电路状态表如下所示，试画出逻辑图并分析其逻辑功能。


状态表

<i>A</i>	<i>B</i>	<i>C</i>	<i>S</i>
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C = AB$$

$$\begin{array}{r} A \quad 0011 \\ + \quad c \quad B \quad 0101 \\ \hline S \end{array}$$




半加器逻辑符号

13.5 加法器


加法器：实现二进制加法运算的电路

如：



13.5.2 半加器

半加：实现两个一位二进制数相加，不考虑来自低位的进位。




半加器

逻辑状态表

<i>A</i>	<i>B</i>	<i>C</i>	<i>S</i>
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

逻辑图




逻辑表达式

$$S = A\bar{B} + \bar{A}B = A \oplus B$$

$$C = AB$$

13.5.3 全加器

全加：实现两个一位二进制数相加，且考虑来自低位的进位。



三个输入

$\left\{ \begin{array}{l} A_i \\ B_i \end{array} \right\}$ 表示两个同位相加的数

C_{i-1} 表示低位来的进位

两个输出

$\left\{ \begin{array}{l} S_i \\ C_i \end{array} \right\}$ — 表示本位和

— 表示向高位的进位

全加器

(1) 列逻辑状态表

A_i	B_i	C_{i-1}	C_i	S_i
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

(2) 写出逻辑式

$$S_i = \bar{A}_i \bar{B}_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1} + A_i B_i C_{i-1}$$



$$= (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} + (\bar{A}_i \bar{B}_i + A_i B_i) C_{i-1} = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1}$$

$$= (A_i \oplus B_i) C_{i-1} + A_i B_i = A_i B_i + B_i C_{i-1} + A_i C_{i-1}$$

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + B_i C_{i-1} + A_i C_{i-1}$$



半加器构成的全加器

13.6 编码器

把二进制码按一定规律编排，使每组代码具有一特定的含义，称为**编码**。具有编码功能的逻辑电路称为**编码器**。

例如：

姓名	代码
张同学	001
李同学	010
王同学	011
.....	

显然，为了分别表示N个对象，所需的二进制数的最小位数：

$$2^n \geq N$$

注意：编码不可重复。

编码器工作原理

1. 4线 - 2线编码器

4线 - 2线编码器功能表

输入				输出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

$$Y_1 = \bar{I}_0 \bar{I}_1 I_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$

$$Y_0 = \bar{I}_0 I_1 \bar{I}_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$

$$Y_1 = \bar{I}_0 \bar{I}_1 I_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$

$$Y_0 = \bar{I}_0 I_1 \bar{I}_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$





图 4.3.1

13.6 编码器

13.6.1 二 – 十进制编码器

将十进制数 0~9 编成二进制代码的电路



列编码表:

四位二进制代码
可以表示十六种
不同的状态，其
中任何十种状态
都可以表示0~9
十个数码，最常
用的是8421码。

8421BCD码编码表

输 入	输 出			
	Y_3	Y_2	Y_1	Y_0
0 (I_0)	0	0	0	0
1 (I_1)	0	0	0	1
2 (I_2)	0	0	1	0
3 (I_3)	0	0	1	1
4 (I_4)	0	1	0	0
5 (I_5)	0	1	0	1
6 (I_6)	0	1	1	0
7 (I_7)	0	1	1	1
8 (I_8)	1	0	0	0
9 (I_9)	1	0	0	1

$$Y_3 = I_8 + I_9 = \overline{\overline{I_8 + I_9}} = \overline{\overline{I_8} \cdot \overline{I_9}}$$

$$Y_2 = \overline{\overline{I_4 + I_5 + I_6 + I_7}} = \overline{\overline{I_4} \cdot \overline{I_5} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$Y_1 = \overline{\overline{I_2 + I_3 + I_6 + I_7}} = \overline{\overline{I_2} \cdot \overline{I_3} \cdot \overline{I_6} \cdot \overline{I_7}}$$

$$\begin{aligned} Y_0 &= \overline{\overline{I_1 + I_3 + I_5 + I_7 + I_9}} \\ &= \overline{\overline{I_1} \cdot \overline{I_3} \cdot \overline{I_5} \cdot \overline{I_7} \cdot \overline{I_9}} \end{aligned}$$

8421BCD码编码表

输入	输出			
	Y_3	Y_2	Y_1	Y_0
0 (I_0)	0	0	0	0
1 (I_1)	0	0	0	1
2 (I_2)	0	0	1	0
3 (I_3)	0	0	1	1
4 (I_4)	0	1	0	0
5 (I_5)	0	1	0	1
6 (I_6)	0	1	1	0
7 (I_7)	0	1	1	1
8 (I_8)	1	0	0	0
9 (I_9)	1	0	0	1

0 (I_0)	1	0	0	1
8 (I_8)	1	0	0	0
4 (I_4)	0	1	1	1
2 (I_2)	0	1	0	0

十键8421码编码器的逻辑图

8421BCD码编码表

输 入	输 出			
	Y_3	Y_2	Y_1	Y_0
0 (I_0)	0	0	0	0
1 (I_1)	0	0	0	1
2 (I_2)	0	0	1	0
3 (I_3)	0	0	1	1
4 (I_4)	0	1	0	0
5 (I_5)	0	1	0	1
6 (I_6)	0	1	1	0
7 (I_7)	0	1	1	1
8 (I_8)	1	0	0	0
9 (I_9)	1	0	0	1

0 (I_0) | 1 0 0 1


问题：

如果有两个以上信号同时提出编码申请，则会导致错误编码。

13.7 译码器

译码： 编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。


译码器： 实现译码功能的电路。



常用的译码器有**二进制译码器**、**二-十进制译码器**和**显示译码器**等。

13.7 译码器

13.7.1 二进制译码器



输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为**3线—8线译码器**。

例：三位二进制译码器（输出高电平有效）

状 态 表

输 入			输 出							
<i>A</i>	<i>B</i>	<i>C</i>	<i>Y</i> ₀	<i>Y</i> ₁	<i>Y</i> ₂	<i>Y</i> ₃	<i>Y</i> ₄	<i>Y</i> ₅	<i>Y</i> ₆	<i>Y</i> ₇
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

写出逻辑表达式

$$Y_0 = \bar{A} \bar{B} \bar{C}$$

$$Y_1 = \bar{A} \bar{B} C$$

$$Y_2 = \bar{A} B \bar{C}$$

$$Y_3 = \bar{A} B C$$


$$Y_4 = A \bar{B} \bar{C}$$

$$Y_5 = A \bar{B} C$$


$$Y_6 = A B \bar{C}$$

$$Y_7 = A B C$$


逻辑图



3线—8线译码器74LS138




(c) 逻辑符号



(b) 引脚图

13.7.2 二-十进制显示译码器

在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。




1. 半导体数码管


由七段发光二极管构成

例：共阴极接法


<i>a</i>	<i>b</i>	<i>c</i>	<i>d</i>	<i>e</i>	<i>f</i>	<i>g</i>
0	1	1	0	0	0	0
1	1	0	1	1	0	1



高电平时发光




共阴极接法




共阳极接法

低电平时发光

2. 七段译码显示器




七段显示译码器状态表



输 入				输 出							显示 数码
Q_3	Q_2	Q_1	Q_0	a	b	c	d	e	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	1	0	1	1	9

课后习题

P421 13.4.19



本章结束

本章结束